

MIPI + CAN インタフェース基板  
NV045-A / CAN-ADP  
ハードウェア仕様書

第 2 版

株式会社ネットビジョン

改訂履歴

版数	日付	内容	担当
第1版	2019/09/19	初版作成	山田
第2版	2020/06/03	D4,D5 の説明を修正	山田


## 目次

1.	概要	4
2.	基板形状	6
2.1.	コネクタ配置図	6
2.2.	基板写真	7
3.	詳細	8
3.1.	コネクタ一覧表	8
3.2.	コネクタ詳細	8
3.3.	LED インジケータ	12
4.	主要諸元	12
5.	Appendix	13
5.1.	基板寸法図	13

## 1. 概要

本仕様書は、NV045-A / CAN-ADP「MIPI +CAN インタフェース基板」のハードウェア仕様書です。NV045-A 基板(以下本基板と表記)は、弊社 MIPI インタフェース基板 (SVM-MIPI、SVO-03-MIPI など) と MIPI デシリアライザやイメージセンサ基板の間に挟み、CAN 信号の入出力と映像信号の入出力を同時に行うためのプラグイン基板です。本基板を使用する場合、SVM/SVO ボードやソフトウェアには CAN に対応したバージョンが必要になります。基板両面に Samtec 社 60 ピンコネクタを搭載しており、穴位置は弊社標準インタフェース基板 (NV016 シリーズ、NV023 シリーズなど) と共通になっています。CAN インタフェースは標準的な 9 ピンコネクタを 2 つ用意しており、最大 2 系統までの CAN 信号を扱うことができます。

ブロック図




上図に本基板のブロック図を示します。SVM/SVO ボード接続コネクタとして CN1、IF ボード接続コネクタとして CN2 を備えており、CN1-CN2 間は 4 レーン +1 CLK レーンの MIPI 信号と I2C 信号、GPIO 信号 (GPIO0-11)、電源ピンなどが接続されています。CAN 接続用コネクタは CN3、CN4 の 2 つを実装しており、CAN トランシーバを介して CN1 の GPIO 12-15 ピンに接続されています。

本ボードの電源は、CN1 から供給される +3.3V を昇圧することで、CAN TX/RX で必要な +5V を生成しています。なお、電源容量の関係で、CN3 / CN4 に +5V を出力することはできません。IO 電圧は 1.8V から 3.3V に対応しており、ボード上で電圧レベルの変換を行っています。

下図に本基板と NV016-A 基板、SVM-MIPI 基板とのボード接続イメージを示します。ねじ穴位置は各基板で共通なので、スペーサ等で両基板を固定することが可能です。

ボード接続イメージ




## 2. 基板形状



### 2.1. コネクタ配置図

本基板の主なコネクタの配置図を下図に示します。コネクタのピン番号、ピンアサインは「コネクタ詳細」の項で示します。

主要コネクタ配置図



## 2.2. 基板写真



### 3. 詳細

#### 3.1. コネクタ一覧表


CN#	実装状態	用途	型番
CN1		MIPI 映像信号入出力 SVM/SVO 側	QTH-030-01-L-D-A
CN2		MIPI 映像信号入出力 IF 基板側	QSH-030-01-L-D-A
CN3		CAN 信号入出力	D09P13A4PV00LF
CN4		CAN 信号入出力	D09P13A4PV00LF
CN5	未実装	電源入出力	22-05-1022
CN6	未実装	GPIO ピン出力	171826-6

- CN5, CN6 は通常使用しません。

#### 3.2. コネクタ詳細

以下に、本基板のコネクタの上面図(概略)およびピンアサイン(回路図より抜粋)を示します。

・CN1, CN2 (QTH/QSH-030-01-L-D-A)



56 番ピンを除き、SVM-MIPI / SVO-MIPI 基板のインタフェースコネクタと同一ピン配置です。

使用コネクタ		QSH-030-01-L-D-A: SAMTEC					
ピン番	信号名	方向	備考	ピン番	信号名	方向	備考
1	D1_N	IN	MIPI レーン 1 -	2	GPIO0	IO	GPIO 0
3	D1_P	IN	MIPI レーン 1 +	4	GPIO1	IO	GPIO 1
5	GND	-		6	GND	-	
7	D3_N	IN	MIPI レーン 3 -	8	GPIO2	IO	GPIO 2
9	D3_P	IN	MIPI レーン 3 +	10	GPIO3	IO	GPIO 3

11	GND	-		12	GND	-	
13	CLK_N	IN	MIPI クロック -	14	GPIO4	IO	GPIO 4
15	CLK_P	IN	MIPI クロック +	16	GPIO5	IO	GPIO 5
17	GND	-		18	GND	-	
19	D2_N	IN	MIPI レーン 2 -	20	GPIO6	IO	GPIO 6
21	D2_P	IN	MIPI レーン 2 +	22	GPIO7	IO	GPIO 7
23	GND	-		24	GND	-	
25	D4_N	IN	MIPI レーン 4 -	26	GPIO8	IO	GPIO 8
27	D4_P	IN	MIPI レーン 4 +	28	GPIO9	IO	GPIO 9
29	GND	-		30	GND	-	
31	SCL	OUT	I2C SCL 信号線	32	GPIO10	IO	GPIO 10
33	SDA	IO	I2C SDA 信号線	34	GPIO11	IO	GPIO 11
35	GND	-		36	GND	-	
37	GND	-		38	GND	-	
39	GND	-		40	GND	-	
41	GND	-		42	GND	-	
43	VSYNC		パラレル信号 VSYNC	44	GPIO12	O	CAN_RXD0
45	HSYNC		パラレル信号 HSYNC	46	GPIO13	I	CAN_TXD0
47	GND	-		48	GND	-	
49	CLK		パラレル信号クロック	50	GPIO14	O	CAN_RXD1
51	RST	OUT	リセット出力(L でリセット)	52	GPIO15	I	CAN_TXD1
53	GND	-		54	GND	-	
55	VDDIO	POW	IO 電源	56	1V2	POW	1.2V 電源
57	3V3	POW	3.3V 電源	58	3V3	POW	3.3V 電源
59	GND	-		60	GND	-	



- GPIO12-15 は CN2 側は NC となっています。

- それ以外のピンは、CN1-CN2 間で接続されています。


・CN3, CN4 (D09P13A4PV00LF)

D-SUB 9P オス

(回路図)




オスコネクタ  
 (Plug)  
 1P




ピン配置

・CN5, JP1



- 通常は使用しません。CN1 の電源を使用せずに外部 +5V を使用する場合、R33 を未実装、JP1, CN5 を実装します。

・CN6 (171826-6 / TE)



- GPIO12-15 (CAN 信号) が出力されています。

### 3.3. LED インジケータ

LED#	名前	機能
D2	POWER	電源 (5V 系) が供給されていれば点灯します。
D3	TXD0	TXD0 信号が L レベルのとき点灯します。
D4	TXD1	TXD1 信号が L レベルのとき点灯します。
D5	RXD0	RXD0 信号が L レベルのとき点灯します。
D6	RXD1	RXD1 信号が L レベルのとき点灯します。

- D4,D5 の基板上シルク表記は誤りです。正しくは上表の内容となります。


## 4. 主要諸元

項目	値	備考
基板寸法	101.6 x 85.0 mm	コネクタを含まない値
電源入力	DC +3.3V	CN2 より入力、内部 DC-DC コンバータ で 5V に昇圧
CAN 入出力	2 系統	コネクタは D-Sub 9P オス (Male) を使用 トランシーバとして TI 社 TCAN1042HVDRQ1 を搭載

## 5. Appendix

### 5.1. 基板寸法図

(部品面/部品面視)



(上下の捨て板は含まれません)

(半田面/部品面視)

